PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-335626

(43)Date of publication of application: 22.11.2002

(51)Int.CI.

ą

H02H 11/00 H02J 7/00 H03K 17/06 H03K 17/687

(21)Application number: 2001-139470

(71)Applicant: NEC SYSTEM TECHNOLOGIES LTD

(22)Date of filing:

10.05.2001


(72)Inventor: KAMIYA HIROSHI

(54) REVERSE CURRENT PROTECTION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To apply the necessary voltage to a device power supply circuit by reducing a voltage drop in a backward current preventing circuit connected between a battery and the device power supply circuit.

SOLUTION: The drain of a MOSFET 3 is connected to a terminal 1 in the positive pole side of a battery and a source thereof is connected to a terminal 2 in the device side. The gate of the MOSFET 3 is connected to the drain via a resistance component 4. In order to monitor the power supply potential of device, one input terminal a of a potential comparison circuit 5 is connected to the source of MOSFET 3 and the other input terminal b of the potential comparison circuit 5 is connected to the drain of MOSFET 3. An output terminal of the potential comparison circuit 5 is connected to the connecting point of the gate of MOSFET 3 and the resistance component 4. The potential comparison circuit 5 outputs a low level when the input terminal a



side is at higher potential than that of the input terminal b side and turns into a high impedance state in the reverse case.

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-335626

(P2002-335626A)

(43)公開日 平成14年11月22日(2002.11.22)

(51) Int.Cl.7	識別記	E号 FI		Ť	-7]-1*(参考)
H02H	11/00	H02	H 11/00	F	5 G O O 3
H 0 2 J	7/00	H02	J 7/00	T	5 J O 5 5
H03K	17/06	ноз	K 17/06	С	
	17/687		17/687	Α	

審査請求 有 請求項の数7 OL (全 4 頁)


(21)出願番号	特願2001-139470(P2001-139470)	(71)出願人 390001395
		エヌイーシーシステムテクノロジー株式会
(22)出顧日	平成13年5月10日(2001.5.10)	社
		大阪府大阪市中央区城見1丁目4番24号
		(72)発明者 神谷 浩
		愛媛県松山市农山4丁目760番地 四国日
		本電気ソフトウエア株式会社内
		(74) 代理人 100096253
		弁理士 尾身 祐助
		F ターム(参考) 50003 BA01 FA05 GA01
		5J055 AX05 AX53 BX16 CX23 DX13
		DX14 DX22 EX07 EY01 EY21
		EZ10 FX12 FX38 GX01
		LEIO INIO INO

(54) 【発明の名称】 逆電流防止回路

(57)【要約】

【課題】 電池 - デバイス電源回路間に接続される逆電 流防止回路での電圧降下を少なくしてデバイス電源回路 に必要な電圧が印加されるようにする。

【解決手段】 MOSFET3のドレインは、電池正極側端子1に接続され、そのソースは、デバイス側端子2に接続される。MOSFET3のゲートは、抵抗部品4を介してドレインに接続される。デバイスの電源電位を監視するために、MOSFET3のソースに電位比較回路5の一方の入力端子aを接続し、電位比較器5の他方の入力端子bには、MOSFET3のドレインを接続する。そして、電位比較回路5の出力端子をMOSFET3のゲートと抵抗部品4との接続点に接続する。電位比較回路5は、入力端子a側が入力端子b側より高電位となった場合にはローレベルを出力し、逆の場合にはハイインピーダンス状態となる。



- 1 電池正極側端子
- 2 デバイス側端子
- 3 nチャネル型MOSFET
- 4 抵抗部品
- 5 電位比較回路

(図1)

【特許請求の範囲】

【請求項1】 電池と該電池より電流の供給を受けるデ バイスとの間に接続される逆電流防止回路であって、ソ ースまたはドレインのいずれか一方が電池側にいずれか 他方がデバイス側に接続された電界効果トランジスタ と、デバイス側の電位と電池側の電位とを監視しデバイ ス側の電位が電池側の電位より上昇した場合には前記電 界効果トランジスタのゲートに該電界効果トランジスタ が遮断できる電位を供給する制御手段と、が備えられて いることを特徴とする逆電流防止回路。

1

【請求項2】 前記制御手段が、出力端子が前記電界効 果トランジスタのゲートに接続され、第1の入力端子に 前記デバイスの電源電位が、第2の入力端子に電池電位 が入力される比較回路によって構成されていることを特 徴とする請求項1記載の逆電流防止回路。

【請求項3】 電池端子と前記電界効果トランジスタの ゲートとの間には、抵抗素子が接続されていることを特 徴とする請求項1または2記載の逆電流防止回路。

【請求項4】 前記制御手段の出力端子と前記電界効果 トランジスタのゲートとの間には、抵抗素子が接続され 20 ていることを特徴とする請求項1または2記載の逆電流 防止回路。

【請求項5】 前記抵抗素子が、ポリシリコン抵抗、拡 散抵抗または電界効果トランジスタによって構成されて いることを特徴とする請求項3または4記載の逆電流防 **止回路。**

【請求項6】 電池とデバイス間には逆電流を阻止する 複数個の電界効果トランジスタが並列接続されているこ とを特徴とする請求項1または2記載の逆電流防止回 路。

【請求項7】 電池とデバイス間には逆電流を阻止する pチャネル型の電界効果トランジスタとn チャネル型の 電界効果トランジスタとが逆並列接続されていることを 特徴とする請求項1または2記載の逆電流防止回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、逆電流防止回路に 関し、特にリチウム電池等の一次電池とこのリチウム電 池から電流の供給を受けるデバイスとの間に接続される 逆電流防止回路に関するものである。

[0002]

【従来の技術】3 V系等のリチウム電池は、小型・軽 量、高エネルギー密度、低自己放電特性を有することか ら、家電製品、電卓、バックアップ用電源等の広い分野 において用いられている。而して、一次電池として設計 されたリチウム電池では、負荷(デバイス)側から電池 へ逆電流が流入することがないようにすることが望まし いため、リチウム電池がバックアップ用電源等に用いら れる場合にはバックアップ時に電池から電流の供給を受 入されることがある。

【0003】従来、逆電流防止回路としては、図5に示 すように、ダイオード10を、そのアノード側を電池正 極側端子1、そのカソード側をデバイス側端子2とし て、電池正極 - デバイス電源入力端に挿入することが行 われてきた。この回路によれば、仮令デバイスの電源回 路の電位が電池電圧を越えることがあってもダイオード 10がバリアとなるため、逆電流が電池側へ流入すると とを防止できる。

[0004] 10

> 【発明が解決しようとする課題】ダイオードによって逆 電流を防止した従来の回路では、負荷への電流供給時 に、ダイオードに約0.7Vの順方向電圧降下V。が発 生するため、例えば3V系のリチウム電池を用いた場合 には、デバイスの電源回路に供給される電圧は2.3V にまで低下してしまう。そのため、デバイスの電源回路 に本来必要となる3Vを供給することが出来ず、回路に よっては正常動作が阻害される恐れが生じる。本発明の 課題は、上述した従来例の問題点を解決することであっ て、その目的は、仮令デバイス側の電位が電池電圧を越 えることがあっても電池側へ電流が逆流することのない ようにするとともに、挿入された逆電流防止回路による 電圧降下を少なくしてデバイスの電源には本来必要とな る電圧を供給できるようにすることである。

[0005]

【課題を解決するための手段】上記の目的を達成するた め、本発明によれば、電池と該電池より電流の供給を受 けるデバイスとの間に接続される逆電流防止回路であっ て、ソースまたはドレインのいずれか一方が電池側にい ずれか他方がデバイス側に接続された電界効果トランジ スタと、デバイス側の電位と電池側の電位とを監視しデ バイス側の電位が電池側の電位より上昇した場合には前 記電界効果トランジスタのゲートに該電界効果トランジ スタが遮断できる電位を供給する制御手段と、が備えら れていることを特徴とする逆電流防止回路、が提供され

【0006】そして、好ましくは、前記制御手段が、出 力端子が前記電界効果トランジスタのゲートに接続さ れ、第1の入力端子に前記デバイスの電源電位が、第2 の入力端子に電池電位が入力される比較回路によって構 40 成される。また、好ましくは、電池端子と前記電界効果 トランジスタのゲートとの間には、抵抗素子が接続され る。

[0007]

【発明の実施の形態】次に、本発明の実施の形態につい て、実施例に即して図面を参照しつつ詳細に説明する。 図1は、本発明の第1の実施例を示す回路図である。図 1に示すように、n チャネル型MOSFET3のドレイ ンは、電池正極側端子1に接続され、そのソースは、デ けるデバイスと電池との間に逆電流を阻止する回路が挿 50 バイス側端子2に接続される。MOSFET3のゲート

4

は、抵抗部品4を介してドレインに接続される。デバイスの電源電位を監視するために、MOSFET3のソースを電位比較回路5の第1入力端子aに接続し、電位比較器5の質に第2入力端子bには、MOSFET3のドレインを接続する。そして、電位比較回路5の出力端子をMOSFET3のゲートと抵抗部品4との接続点に接続する。ここで、電位比較回路5は、第2入力端子b側が第1入力端子a側より高電位の場合には出力端子がハイインピーダンス状態となり、逆に第1入力端子a側が第2入力端子b側より高電位となった場合にはLowレ 10ベルの電圧を出力する。なお、抵抗部品4は、ポリシリコン抵抗または拡散抵抗等により得ることができる。また、MOSFETなどの電界効果トランジスタを抵抗部品として用いてもよい。

【0008】ととで、電池正極側端子1に3V系リチウ ム電池の正極が接続され、デバイス側端子2はデバイス の電源回路に接続されているものとする。いま、デバイ ス側の電源回路の電位が2.9 Vに低下し、電池電圧が 3.0 Vを維持しているものとすると、電位比較回路の 出力端子がハイインピーダンス状態にあってMOSFE T3のゲートには抵抗部品4を介して3Vが供給される ため、MOSFET3は導通状態にあり、デバイスには MOSFET3を介して電流が供給されている。ここで は、電池の供給電流値を10mA、MOSFET3の抵 抗値を2Ωと仮定すると、MOSFET3における電圧 降下は、10mA×2Ω=0.02Vとなる。従って、 デバイスの電源回路入力部には、3.00V-0.02 V=2.98Vの電圧が供給されることになり、デバイ ス回路の正常動作が保証される。このとき、電位比較回 路5の第1入力端子aにも、2.98Vが供給され、電 30 位比較回路5は、ハイインピーダンス状態を維持するた め、MOSFET3は導通状態を続ける。

【0009】次に、電位比較回路5の第1入力端子aに入力されるデバイス側の電位が、電池電圧以上、例えば3.1 Vとなったものとすると、電位比較回路5の一方の入力端子には3.1 Vが供給されることになり、電位比較回路5は、Lowレベルを出力してMOSFET3を遮断状態にする。これによって、デバイスの電源入力部から、3 V系リチウム電池の正極側に逆電流が流入することは防止される。

【0010】図2は、本発明の第2の実施例を示す回路図である。図2において、図1に示した第1の実施例の部分と同等の部分には同一の参照番号を付し、重複する説明は省略する(以下の実施例においても同様である)。第2の実施例においては、MOSFET3のゲートにバイアスを与えるための抵抗素子が削除され、MOSFET3のゲートには、電位比較回路6の出力端子のみが接続される。ここで、電位比較回路6は、第2入力端子b側が第1入力端子a側より高電位の場合には出力端子がHighレベル、逆に第1入力端子a側が第2入50

力端子b側より高電位となった場合にはLowレベルの電圧を出力する。

【0011】いま、電位比較回路6の第2入力端子bに電池電圧の3Vが入力され、デバイス側端子2の電圧が3V以下、例えば2.9Vに低下したものとすると、電位比較回路6の出力端子にはHighレベルが出力されるため、MOSFET3は導通状態となり電池側からデバイス側へ電流が流れる。次に、デバイス側端子2の電圧が3V以上、例えば3.1Vに上昇した場合には、電位比較回路6の出力端子にはLowレベルが出力されるため、MOSFET3が遮断状態となり、電池への逆電流は阻止される。

【0012】図3は、本発明の第3の実施例を示す回路図である。本実施例回路の図2に示した第2の実施例回路と相違する点は、電池からデバイスへの電流経路となるMOSFET3と並列に、これと同様の機能を有するnチャネル型MOSFET7を接続した点と、電位比較回路6の出力端子とMOSFETのゲートとの間に抵抗部品4が接続された点である。ここで、図1~図3のMOSFETがすべて同一のサイズに製作されているものとすれば、第1、第2の実施例に比較して、本実施例に依れば、電流容量を約2倍に、抵抗値を約半分にすることができる。なお、並列接続するMOSFETの個数は2個に限定されず、3個以上であってもよい。

【0013】図4は、本発明の第4の実施例を示す回路図である。本実施例回路の図2に示した第2の実施例回路と相違する点は、デバイスへの電流経路に挿入されたMOSFET3に加えてこれと逆並列にpチャネル型MOSFET8が接続された点である。本実施例においては、電位比較回路6の出力端子は、MOSFET3のゲートに接続されるとともにインバータ9を介してMOSFET8のゲートに接続されている。本実施例回路も第2の実施例と同様の動作を行い、第2の実施例回路と同様の効果を得ることができる。

【0014】以上好ましい実施例について説明したが、 本発明はこれら実施例に限定されるものではなく、本発 明の要旨を逸脱しない範囲内において適宜の変更が可能 なものである。例えばnチャネル型MOSFET3に代 えてpチャネル型MOSFETを用いることが出来る。 また、MOSFETに代えてMOS型以外の電界効果ト 40 ランジスタを用いることが出来る。また、本発明におい て用いられる電界効果トランジスタは、エンハンスメン ト型のみならずディブリーション型のものであってもよ い。但し、ディブリーション型のトランジスタを採用す る場合には、電位比較回路5、6が正・負の電圧を出力 できるようにする必要がある。また、本発明に係る逆電 流防止回路は、電源側を負電位、接地側を正電位とする デバイス回路に対しても適用が可能なものである。 [0015]

【発明の効果】以上説明したように、本発明は、電池-

6

デバイス電源入力部間に、逆電流を防止するための電界 効果トランジスタを挿入したものであるので、逆電流を 防止しつつ逆電流防止回路での電圧降下を低く抑えると とが出来る。従って、本発明によれば、逆電流による電 池の破損を確実に防止することができると共に、デバイ ス側が電源を喪失するなどして電池側から電流を供給す る必要が生じた場合にはデバイス回路が必要とする電圧 を電池から供給することが可能になり、デバイスの動作

【図面の簡単な説明】

信頼性を髙めることができる。

【図1】 本発明の第1の実施例を示す回路図。

【図2】 本発明の第2の実施例を示す回路図。

本発明の第3の実施例を示す回路図。 *【図3】

本発明の第4の実施例を示す回路図。 【図4】

【図5】 従来例の回路図。

【符号の説明】

1 電池正極側端子

デバイス側端子

3、7 nチャネル型MOSFET

【図2】

4 抵抗部品

5、6 電位比較回路


10 8 pチャネル型MOSFET

9 インバータ

10 ダイオード

6 電位比較回路

[図1]



1 電池正極側端子

デバイス側端子


3 nチャネル型MOSFET 4 抵抗部品

5 電位比較回路

(図1)








(図3)


[図3]



7 nチャネル型MOSFET

10 ダイオード

(図5)



8 pチャネル型MOSFET 9 インパータ

(図4)

(図2)